0769-21665206
137-2836-0298

鼎堅

當前（qián）位置：首頁 » 新聞中心 » 行業動態

首頁（yè） » 新聞（wén）中心» 行業動態

反激變換器的驅動緩衝設計

簡單回顧一（yī）下反激變換的基本原理，Flyback拓撲源於六種（zhǒng）基本DC-DC電路之一的Buck-Boost，如下（xià）圖所示，Buck-boost電路在連續（xù）模式（CCM）下的直（zhí）流（liú）增益是-D/(1-D)，輸出電壓極（jí）性相反，如果對（duì）Buck-Boost進行（háng）隔離化，同時使變壓器的線圈匝（zā）數可變並變換輸出極性，就得到了一個Flyback電（diàn）路。

1.png

Flyback的工作模（mó）式也和大多數開關電源一樣，可以工作在連續模式（CCM）、斷續模式（DCM）和臨界導通模（mó）式（BCM）。如下圖所示，以工作在連續模式（CCM）的反激為例，可以看（kàn）到理（lǐ）想（xiǎng）的變（biàn）壓器模型中還會存在漏感（gǎn），實際等效電路中還包括了RCD snubber吸收（增加阻尼（ní），降低Q值），次邊的寄生電感Ls與續流二極管串聯（lián）（包含了雜散電感、副（fù）邊漏（lòu）感），以及圖中未（wèi）表示完全的各（gè）種寄生的感抗（kàng）與容抗分布參數。下圖給（gěi）出了（le）驅（qū）動信號DRV、原邊電流Ip、次邊電流Is、原邊功率極的漏端電壓Vds_P和次邊同步整流管的Vds_S(或續流二極管的反向壓差)。簡單（dān）來說（shuō），從t0~t2階段，勵（lì）磁電感Lm儲能；t2~t4階段，勵磁電感儲存的能量通過變壓器傳遞到（dào）副邊給輸出（chū）電容充電。圖中的t2~t3示（shì）意性給出了實際工（gōng）作中存在（zài）的換流（liú）過程（chéng）。

2.png

為什麽要加柵極的驅動緩衝

幾乎在所有的（de）推（tuī）薦的可靠性設計中，圖2中的功率極Q1的驅動都（dōu）會增加一個驅動電阻和（hé）反偏的二極管構成的驅動（dòng）緩衝，二極管看起來是必要的（de），這是為了加（jiā）速關斷，因為當功率（lǜ）管關斷（duàn）後，Q1的漏（lòu）極電壓會迅速上升，即Vds_P，Cgd中存儲的電（diàn）荷會通過二極管（guǎn）迅速泄放而不必通過驅動電阻Rg。電阻Rg主要是為（wéi）了調節驅動速（sù）度，阻抗必須提供足夠的阻尼，來降低驅動環路中因寄生電感存在的電壓或電流振蕩，降低回（huí）路Q值；同時又不能太大，以免mos關斷後產（chǎn）生很大（dà）的dv/dt使得MOS誤開通，而且太大的電阻增加係統在較高頻率時的開關損耗。除（chú）此之外，驅動緩衝還涉（shè）及以下方麵的考慮：

01

優化EMI性能

EMI包括傳導和輻射（shè），前者通過寄生阻抗和其他連接以傳導方式耦合到原件，後者通（tōng）過磁場能量以無線方式傳輸到待測（cè）器件（jiàn）。

回顧下麥克斯韋方程組中的法（fǎ）拉第電磁感應（yīng）定律：穿（chuān）過一個曲麵的磁通的變（biàn）化會在此曲麵的（de）任意邊界路徑上產生感應電（diàn）動勢，變化的磁場產生環（huán）繞的電場。對於輻射而言，每（měi）個環路都是一個小的天線，環路麵（miàn）積的大（dà）小、負載電（diàn）流的大小、測試距離的遠近、工作頻率的（de）高低、測試方（fāng）向夾角的（de）差異，都（dōu）會對輻射產生影響。通過布局的優化、降低（dī）di/dt和dv/dt噪聲、增加EMI濾波等都可以優化EMI。

02

降低次邊續流功率二極管的電壓應力

如果反激工作在深度的CCM連續模式（啟（qǐ）動、短路輸出、低壓滿載），在次邊二極管續（xù）流結束後原邊開啟（qǐ）之間的（de）換流階段，次邊功率二極管的反向恢複電流會達到一個峰值Irr然後恢複到0，而二極（jí）管正向電流下降（jiàng）的速率會影響反向恢複時電流（liú）下降的速率（lǜ），該di/dt會（huì）在與次邊二極管串聯的總（zǒng）電（diàn）感上產生感應（yīng）電動勢，產生電壓尖峰VRP。

3

高的電壓尖峰會對次邊二極管的應力提出挑戰，如果單純為了抗高尖峰電壓而選擇反向耐壓更高的續流二極管（guǎn）或同步整（zhěng）流管（guǎn），不（bú）僅會增加正向（xiàng）導通時的損耗，也會在不停的電（diàn）流（liú）換向過程中產生損耗（hào），還增加了成本（běn）。

03

從電（diàn）路設計的角度出發可做哪些優化？

通過上述分析可（kě）以知道，通過（guò）增加（jiā）驅（qū）動緩衝，在驅動速度上做調整，以獲得EMI性能、次邊應力和整（zhěng）機效率的最（zuì）佳折中點。
當一個係統外部所有的參數都（dōu）優化到最佳後，需要（yào）在電（diàn）路設計層麵盡可能為係統設計提供（gòng）便利（lì）。EMI的改善可以（yǐ）通（tōng）過頻譜（pǔ）的搬（bān）移來實現，也就是常說的抖頻和抖峰值電流，但是柵極驅動電阻不僅會帶來一個元器（qì）件的增加，在不同功率的應用場合下，功率器件（jiàn）的Qg也會有差異，比如（rú）Qg為20nC和40nC的兩種MOS，同樣用1A的電流進行驅動，前者需要20ns而後者需要40ns，這帶來的di/dt和dv/dt顯然是不同的，因此，電路設計中的開關，要盡可能地“軟”，軟到某些應用場合下甚至可以省略驅動緩衝中的電阻Rg，最好的做（zuò）法是能實現驅動不同MOS時（shí）速度的自動調整。

實（shí）現這種驅動速度調整的方（fāng）法有很（hěn）多，比如可（kě）以集成（chéng）一個簡單的逐次逼近的SAR ADC，通過一個時鍾沿觸發異步時鍾，通過SAR邏輯的控製，對驅（qū）動MOS的柵極（jí）信號從0到Miller平台到來之間的時間差進（jìn）行量化，通過閉環與目標值進行比較（jiào）進行（háng）調整，直到（dào）驅動速（sù）度穩定；也可以直接對表征上升沿（yán）速度的脈衝信號進行低通濾波獲得（dé）表征占空比信息的電壓信號（hào），對此電壓信號進行誤差調整。

分享到：
回到頂部 電話谘詢 在線地圖 返回首頁（yè）